DIALOG(R)File 347:JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

02594859 \*\*Image available\*\* MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

**63-211759** [JP 63211759 A]

PUBLISHED:

September 02, 1988 (19880902)

INVENTOR(s): TANAKA HIROYUKI

**UCHIDA EUI** 

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

62-043114 [JP 8743114]

FILED:

February 27, 1987 (19870227)

#### **ABSTRACT**

PURPOSE: To make it possible to form an MOS structure having an oxide film, whose breakdown strength is excellent, by forming the oxide film on a silicon substrate, thereafter performing annealing at high temperature for a short time, thereby eliminating the defects in the breakdown strength distribution of the oxide film having the MOS structure.

CONSTITUTION: An oxide film is formed to a thickness of 300 angstroms on an N-type silicon substrate by dry thermal oxidation at 950 deg.C. Thereafter, a substrate 12 is inserted into a quartz tube 11 of a halogen-lamp annealing apparatus. Then the temperature of the substrate 12 is increased to 1,100 deg.C at a temperature increasing rate of 200 deg.C/sec with light emitted from halogen lamps 13. Then the substrate 12 is annealed for 30 seconds with 1,100 deg.C being kept. Thereafter, the temperature is decreased to 400 deg.C at the temperature decreasing rate of 200 deg.C/sec. Said annealing step is carried out in a nitrogen atmosphere in the quartz tube 11. Then the substrate 12 is taken out of the annealing apparatus. A polycrystalline silicon layer including phosphorus is formed on the oxide film. Thereafter, a part other than the oxide film and the gate region of a the silicon layer are removed by photolithography. A gate electrode is formed by the remaining polycrystalline silicon layer.

DIALOG(R)File 352:DERWENT WPI (c) 1999 Derwent Info Ltd. All rts. reserv.

007655446 \*\*Image available\*\* WPI Acc No: 88-289378/198841

Mfg. semiconductor unit - by subjecting to high-temp. and rapid annealing

after forming oxide film on silicon substrate NoAbstract Dwg 5/6

Patent Assignee: OKI ELECTRIC IND CO LTD (OKID ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week
JP 63211759 A 19880902 JP 8743114 A 19870227 198841 B

Priority Applications (No Type Date): JP 8743114 A 19870227

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

JP 63211759 A

Title Terms: MANUFACTURE; SEMICONDUCTOR; UNIT; SUBJECT; HIGH; TEMPERATURE;

RAPID; ANNEAL; AFTER; FORMING; OXIDE; FILM; SILICON; SUBSTRATE;

**NOABSTRACT** 

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/31; H01L-029/78

File Segment: CPI; EPI

# ⑤ 公 開 特 許 公 報 (A)

昭63-211759

@Int\_CI\_\*

1

識別記号 301 庁内整理番号

母公開 昭和63年(1988)9月2日

H 01 L 29/78 21/316 G-8422-5F 6708-5F

審査請求 未請求 発明の数 1 (全4頁)

**劉**発明の名称 半導体装置の製造方法

**到特 題 昭62-43114** 

宏

英次

**纽出 頭 昭62(1987)2月27日** 

の発明者 田中 の発明者 内内田 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

动出 顋 人 神電気工業株式会社

東京都港区虎ノ門1丁目7番12号

迎代 理 人 弁理士 菊 池 弘

#### 明 福 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(I)(a) シリコン基板上に薄い酸化膜を硬化処理により形成する工程と、

(b) その後、上記シリコン基根に対して高温・ 短時間のアニールを行う工程と、

(c) その後、前記版化版上にケート電極を形成 する工程とを具備してなる半導体袋屋の製造方法。

(2)高温・短時間のアコールの温度を1000℃~ 1300℃とすることを特徴とする特許請求の範囲 第1項記載の半導体装置の製造方法。

(3)高風・短時間のアニールの時間を103~600 秒とすることを特徴とする特許請求の範囲第1項 記載の半導体装置の製造方法。

(4)高温・短時間のアニールの雰囲気を不活性気体とすることを特徴とする特許請求の範囲第1項記載の半導体技能の製造方法。

(5)高温・短時間のアニールの芽囲気を像索とす

ることを特徴とする特許請求の範囲第1項記載の 半導体装置の製造方法。

(6) 高温・短時間のアニールとして光照射による加熱方法を用いることを特徴とする特許請求の範囲第1項記載の半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体装置、詳しくはMOS特達の 製造方法に関するものである。

(従来の技術)

従来のMOS型半導体装置の製造方法を求5図に示す。第5図(A)にかいて、1 はシリコン基板であり、まず、この基板1の装面にLOCOSなどで選択的にフィールド酸化膜2を3000Å~10000Å形成する。次に、このフィールド酸化膜2で囲まれた前配基板1の算出表面に900℃~1100℃の熱酸化でケート酸化膜3を100Å~500Å形成する。

次に、このゲート酸化膜3 かよび前記フィール ド酸化膜2上に、リンなどのドーパントを含んだ

多結晶シリコン層 4 を形成した後、ゲート酸化度 るかとび多絵画シリコン層ものゲート質波以外を ホトリングラフイによつて放去する。次に、ショ コン基根1の耳出表面に Ast のイオン在入を行い。 ソース・ドレイン層5を形成する。(第5図的) 度)

次に、イオン注入後の結晶性回復のためのアニ ールを行い、金面にCVDなどで中間追慮膜6を **鬼表する。そして、その中間過激減 6 にソース。** アレイン房 5 上で晒口部でモホトリソクラフィ族 によりが成する。その後、同口部7を通してソー ス・アレイン層5℃接続されるようにソース・ア レイン電艦8を形成する。(第5回回参照) (発明が解決しようとする問題点)

しかるに、上記従来のMOS型半導体装置の盤 造万法で明らかなよりを従来のMOS排造の製造 万岳では、酸化質の耐圧分布が良くせいという欠 点がある。ナなわち、第6因は従来の方法により 奨造したMOS 構造の耐圧分布を示し、この MOS 得遺は、シリコン蓋板に 950℃の Pライ熱度化で

することにより、酸化膜の耐圧分布が向上し、か つ界面単位が低波する。

## (実施例)

以下との発明の実施例を説明する。まず、第1 の実施例について述べる。

第1の実施例では、N型シリコン基項に950℃ のドライ熱療化で酸化膜を300点形成した後、第 1因で示すようたヘロゲンランプアニール装置の 石英ナユーアレ1円に前配シリコン差板12を押 入する。その後、前起装置のヘロケンランプ13 からの光照射により温度上昇比 200℃/% で1100 でまでシリコン連接12の温度を上昇させる。次 に、1100℃のまま30秒間、基根12のアユール を行う。その後、1100℃から温度下降比200℃/分 で400℃まで温度を下降させる。この一遠のアコ ール工根を、石英ナユープ11内に建業ガスを使 して登集家園気中で行う。次に、ハロゲンランデー 御に比べ低い値を得た。このようを効果は、アル アニール基置からシリコン基項し2を取出して放 当根の歳化膜上にリンを含んだ多糖品シリコン層 を形成した後、微化減コよび多結晶シリコン層の

**銀化膜を300Å形成した多結晶シリコンケートの** MOS構造で る。其性對圧は電界で10 MV/cm と言われてかり、上記像化裏裏厚にかいて実性計 圧は30 V近傍で る。しかるに、第6図から分 るように、従来の製造方法では其性耐圧以下の電 圧で過剰改製が多数起つて⇒り、MOS豆半導体 装造の針圧、信頼性に患影響を及ぼすと考えられ

この発明は、以上述べたMOS排造の硬化質の 敢圧分布が良くないという欠点を放去し、耐圧等 性の使れた酸化溴を有するMOS構造を形成でき る半導体装置の製造方法を提供することを目的と する.

## (問題点を無決するための手段)

との発明は半導体基盤、特にMOS排造の製造 方法において、シリコン基根上に使化減を形成し た後、高遠・短時間のアユールを実達する。 (作用)

上配の万法にかいては、シリコン基板上に娘化 膜を形成した後、高温・短時間のアニールを実査

ゲート領域以外をホトリングラフィによつて旅去 し、漢字多数品シリコン層によつてゲート電極を 形成する。

上配方法により作成したMOS構造の耐圧分布 を第2図に示す。第6図に比べ其性耐圧以下の電 圧での心理破壊が意識してかり、耐圧分布が良く せつていることが分る。また、ミッド・ヤャップ ての 界面 単位は 2.8 × 10<sup>18</sup>m<sup>-1</sup>であり、 従来技術に より作成した近0 S 病造の界面単位 4.8×10<sup>18 cm-2</sup> に比べ低い値を得た。

この発明の第2の実施例は、上紀万法の一連の アユール工程をアルゴン参盟気中で行い、他は同 条件とした。この第2の実施例で作成したMOS 構造の耐圧分布を第3図に示す。第6回に比べ計 圧分布が良くなつているのが分る。また、マッヒ・ ヤヤップでの非面単位は3.6×10<sup>m</sup>cm<sup>-1</sup>と、従来技 オンだけでもく、ヘリクムヤキセノンなどの不活 性オス中にかけるアユールでも同じであると期待 てきる.

この発明の第3の実施例は、上記方法の一違のアニーを工程を授業雰囲気中で行い、他は同条件とした。この第3の実施例で作成したMOS構造の耐圧分布を第4回に示す。第5回に比べ耐圧分布が良くなつていることが分る。また、ミッド・ギャップでの界面単位は3.7×10<sup>20</sup>cm<sup>-1</sup>と従来技術に比べ低い値を得た。

また、以上述べた3つの実施例における一選のアユール工程の雰囲気に関わらず、アユール値度1000℃~1300℃,アユール時間10秒~600秒にかいても、従来技術に比べ耐圧分布が及くをつてかり、またミッド・ヤヤップでの非面単位は低い値を得た。

## (発明の効果)

ì

以上静述したように、この発明の方法によれば、MOS構造の製造方法にかいて、シリコン基板上に成化膜を形成した後、高温・短時間のアニールを実施するようにしたので、良好な耐圧分布と界面単位の低波が期待できる。


4. 図面の簡単な説明

----


第1 図はこの発明の半導体製金の製造方法に使用されるペロゲンランプアコール製産を示す断面図、第2 図はこの発明の第1 の実施例による耐圧分布を示す特性図、第3 図はこの発明の第2 の実施例による耐圧分布を示す特性図、第4 図はこの発明の第3 の実施例による耐圧分布を示す特性図、第5 図は従来のMOS型半導体製量の製造方法を示す生理新画図、第6 図は従来技術による耐圧分布を示す特性図である。

11-石英ナユーア、12-シリコン基板、 13-ハロケンランア。







はーハロナンランプ





本党明第1美元进行125亩11至6中 第 2 图







检明和美拉例に55 耐压分布 第 4 図







程来nmos型手導体若量の製法 第 5 因



從来技術上的耐圧分布 第 6 図